Please use this identifier to cite or link to this item:
http://repositorio.ugto.mx/handle/20.500.12059/3032
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.rights.license | http://creativecommons.org/licenses/by-nc-nd/4.0 | es_MX |
dc.creator | MIGUEL ANGEL VALDES OCHOA | - |
dc.date.accessioned | 2020-10-12T19:32:32Z | - |
dc.date.available | 2020-10-12T19:32:32Z | - |
dc.date.issued | 2015 | - |
dc.identifier.uri | http://repositorio.ugto.mx/handle/20.500.12059/3032 | - |
dc.description.abstract | La mayoría de las cámaras digitales usan un solo lente para captar toda la escena y para poder obtener una imagen a color es necesario que dicha escena llegue a un arreglo de sensores llamado Mosaico de Bayer, donde cada sensor filtra una longitud de onda específica (RGB). En este trabajo se propone una arquitectura en FPGA para reconstruir la imagen de una cámara digital,utilizando la interpolación bilineal como algoritmo demosaicing, obteniendo como resultado las tres matrices de color,consumiendo menos del 1% de los recursos y con un procesamiento superior al tiempo real alcanzando los 200 cuadros por segundo (fps)para una imagen VGA | es_MX |
dc.language.iso | spa | es_MX |
dc.publisher | Universidad de Guanajuato | es_MX |
dc.relation | http://www.jovenesenlaciencia.ugto.mx/index.php/jovenesenlaciencia/article/view/405 | - |
dc.rights | info:eu-repo/semantics/openAccess | es_MX |
dc.source | Jóvenes en la Ciencia: Verano de la Investigación Científica Vol. 1, No.2 (2015) | es_MX |
dc.title | Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal | es_MX |
dc.type | info:eu-repo/semantics/article | es_MX |
dc.creator.id | info:eu-repo/dai/mx/cvu/819337 | es_MX |
dc.subject.cti | info:eu-repo/classification/cti/7 | es_MX |
dc.subject.keywords | Interpolación Bilineal | es_MX |
dc.subject.keywords | Algoritmo demosaicing | es_MX |
dc.subject.keywords | FPGA (Field Programmable Gate Array) | es_MX |
dc.subject.keywords | Procesamiento de imágenes | es_MX |
dc.type.version | info:eu-repo/semantics/publishedVersion | es_MX |
dc.creator.two | EDUARDO CABAL YEPEZ | - |
dc.creator.idtwo | info:eu-repo/dai/mx/cvu/37853 | es_MX |
Appears in Collections: | Revista Jóvenes en la Ciencia |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
Diseño de una arquitectura en FPGA para algoritmo demosaicing mediante interpolación bilineal.pdf | 306.58 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.