Please use this identifier to cite or link to this item:
http://repositorio.ugto.mx/handle/20.500.12059/3261
Full metadata record
DC Field | Value | Language |
---|---|---|
dc.rights.license | http://creativecommons.org/licenses/by-nc-nd/4.0 | es_MX |
dc.creator | JACOB GONZALEZ VILLAGOMEZ | - |
dc.date.accessioned | 2020-11-03T19:19:10Z | - |
dc.date.available | 2020-11-03T19:19:10Z | - |
dc.date.issued | 2017 | - |
dc.identifier.uri | http://repositorio.ugto.mx/handle/20.500.12059/3261 | - |
dc.description.abstract | En la actualidad la construcción de diversos robots basados en las leyes de control convencional como es el controlador Proporcional-Integral-Derivativo (PID), predominan en la mayoría de las aplicaciones. Recientemente, la implementación del PID se ha basado en Arreglos de Compuertas Programables en Campo (field programmable gate array, FPGA), debido a que la estimación de la señal de control se puede realizar en tiempo real, con bajo consumo de recursos computacionales, bajo consumo potencia, además de lograr la portabilidad del diseño. En este trabajo se presenta el diseño de un sistema embebido en FPGA para controlar un robot cartesiano, donde la ley de control que rige al sistema es un PID. Además, se propone la optimización de la arquitectura del PID para reducir el consumo de recursos del FPGA. En base a los resultados experimentales se logró obtener untiempo de procesamiento de 0.27us y un consumo de recursos del FPGA utilizado menor del 8%. Las pruebas experimentales se realizaron con un robot cartesiano de dos eslabones, donde cada eslabón cuenta con un servomotor DCM50, servoamplificador digital DCS303 y encoder incremental de 1000 pulsos por revolución, la implementación del sistema embebido se realizó en el kit de desarrollo DE1 de altera que tiene el FPGA Cyclone II EP2C20F484 | es_MX |
dc.language.iso | spa | es_MX |
dc.publisher | Universidad de Guanajuato | es_MX |
dc.relation | http://www.jovenesenlaciencia.ugto.mx/index.php/jovenesenlaciencia/article/view/852 | - |
dc.rights | info:eu-repo/semantics/openAccess | es_MX |
dc.source | Jóvenes en la Ciencia: Jóvenes Investigadores Vol. 3, No.1 (2017) | es_MX |
dc.title | Diseño de un controlador basado en FPGA para un robot cartesiano | es_MX |
dc.type | info:eu-repo/semantics/article | es_MX |
dc.creator.id | info:eu-repo/dai/mx/cvu/781337 | es_MX |
dc.subject.cti | info:eu-repo/classification/cti/7 | es_MX |
dc.subject.keywords | Leyes de control | es_MX |
dc.subject.keywords | PID (Proporcional-Integral-Derivativo) | es_MX |
dc.subject.keywords | Sistema Embebido | es_MX |
dc.type.version | info:eu-repo/semantics/publishedVersion | es_MX |
dc.creator.two | CARLOS RODRIGUEZ DOÑATE | - |
dc.creator.three | EDUARDO CABAL YEPEZ | - |
dc.creator.idtwo | info:eu-repo/dai/mx/cvu/217623 | es_MX |
dc.creator.idthree | info:eu-repo/dai/mx/cvu/37853 | es_MX |
dc.description.abstractEnglish | Nowadaysthe construction of several robots based on conventional control laws suchas Proportional-Integral-Derivative (PID) controller, predominate in most applications. The implementation of PID can be based on field programmable gate arrays (FPGA),since the control signal can be estimated in real time, with low computational resources, and low power consumption beside providing a portable design.This paper describes the design of an embedded system based on FPGA to control a cartesian robot using a PID control law. Furthermore, optimization of the PID architecture is proposed to reduce the resource consumption inthe FPGA. Experimental results show that the proposed hardware implementation achievesa high processing performance of around 0.27uson estimating the control signal, with low resource consumption of less than 8% of logic elements. The test was performed with a tow-linkcartesian robot,and each linkhas a DCM50 servomotor, a DCS303 digital servo amplifier and an incremental encoder of 1000 pulses per revolution. The embedded system isimplemented in the DE1 development kit from Altera intothe Cyclone II EP2C20F484 FPGA | - |
Appears in Collections: | Revista Jóvenes en la Ciencia |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
Diseño de un controlador basado en FPGA para un robot cartesiano.pdf | 453.95 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.